module dffre (
    d, en, r, clk, q
);
    parameter n = 1;

    input d;
    input en;
    input r;
    input clk;
    output reg q;

    always @(posedge clk or r or en) 
        begin
            if ( r )    q = 0;
            else if ( en )  q = d;
        end

endmodule